Cirrus-logic CS5373A Instrukcja Użytkownika Strona 17

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
  • Strona
    / 40
  • Spis treści
  • BOOKMARKI
  • Oceniono. / 5. Na podstawie oceny klientów
Przeglądanie stron 16
CS5373A
DS703F2 17
DIGITAL CHARACTERISTICS (CONT.)
MCLK
MSYNC
t
MDATA
TDATA
0
(2.048 MHz)
(512 kHz)
(256 kHz)
SYNC
MFLAG
Figure 4. System Timing Diagram
MCLK
MSYNC
t
TDATA
0
(2.048 MHz)
(256 kHz)
t
mss
t
mclk
t
msync
t
msh
MDATA
(2.048 MHz)
MFLAG
t
tdata
Figure 5. MCLK / MSYNC Timing Detail
Przeglądanie stron 16
1 2 ... 12 13 14 15 16 17 18 19 20 21 22 ... 39 40

Komentarze do niniejszej Instrukcji

Brak uwag