Cirrus-logic CS8427 Instrukcja Użytkownika Pobierz pdf (Strona 59)

CS8427

DS477F5 59

20.3.5 Jitter Attenuation

Shown in Figure 33, Figure 34, Figure 35, and Fig-

ure 36 are jitter attenuation plots for the various re-

visions of the CS8427 when used with the

appropriate external PLL component values (as

noted in Table 7). The AES3 and IEC60958-4

specifications do not have allowances for locking

to sample rates less than 32 kHz or for locking to

the ILRCK input. These specifications state a max-

imum of 2 dB jitter gain or peaking.

−1

−20

−15

−10

−5

Jitter Frequency (Hz)

Jitter Attenuation (dB)

−1

−20

−15

−10

−5

Jitter Frequency (Hz)

Jitter Attenuation (dB)

−1

−25

−20

−15

−10

−5

Jitter Frequency (Hz)

Jitter Attenuation (dB)

−1

−25

−20

−15

−10

−5

Jitter Frequency (Hz)

Jitter Attenuation (dB)

Figure 33. Revision A Figure 34. Revision A1

Figure 35. Revision A2 using A1 values Figure 36. Revision A2 using A2* values

1 2 ... 54 55 56 57 58 59 60

Komentarze do niniejszej Instrukcji

Brak uwag

Cirrus-logic CS8427 Instrukcja Użytkownika Strona 59

Komentarze do niniejszej Instrukcji

Powiązane produkty i podręczniki dla Sprzęt komputerowy Cirrus-logic CS8427